Samsung NAND: что не так с новой технологией

Основные идеи

Новая NAND-память Samsung снижает потребление энергии до 96% за счет технологии FeFET.

Главный недостаток технологии — низкая выносливость ячеек, всего до 1000 циклов перезаписи.

Samsung показала лишь научную работу, до коммерческого внедрения технологии еще очень далеко.

Технология работает при почти нулевом сквозном напряжении, что и дает огромную экономию.

Мнение автора

Люк Джеймс

Samsung анонсировала прорыв, который пока существует только на бумаге. Снижение энергопотребления на 96% — это впечатляет, но при ресурсе в тысячу циклов технология бесполезна для реальных устройств. Стоит следить за развитием, но ожидать SSD на ее основе в ближайшие годы не приходится.

Инженеры Samsung поделились подробностями об экспериментальной архитектуре памяти NAND. Они утверждают, что им удалось сократить один из главных источников энергопотребления на целых 96%. Звучит как настоящая революция, но пока это лишь теория с множеством «но».

Работа, которую опубликовали в научном журнале Nature, описывает конструкцию на основе сегнетоэлектрических транзисторов (FeFET). Ее хотят использовать в будущих чипах 3D NAND. Главная фишка технологии — работа при почти нулевом сквозном напряжении, что и становится основой для заявленной 96% экономии энергии.

В современных чипах NAND есть вертикальные стопки ячеек. Когда нужно прочитать или записать данные в одну из них, на все остальные подается сквозное напряжение. Чем больше слоев в чипе, тем выше становятся эти затраты. В итоге они съедают значительную часть общей энергии. Команда Samsung утверждает, что их технология с сегнетоэлектрическим транзистором может поддерживать многоуровневую работу без высокого напряжения, на которое полагается современная NAND-память.

Видео от DGL.RU

Сначала они продемонстрировали это на плоских массивах, которые работали с плотностью до пяти бит на ячейку, а затем на небольшой четырехслойной вертикальной структуре. Она имитирует геометрию 3D NAND. Центральные затворы в этой структуре имеют размер 25 нанометров, что сопоставимо с современными коммерческими устройствами.

Исследователи смоделировали затраты для полноценного чипа и подсчитали, что 286-слойное устройство на основе их разработки может снизить общую энергию на программирование и чтение примерно на 94% по сравнению с обычным чипом той же высоты. Если взять чип с 1024 слоями, то экономия превысит 96%, потому что низкое сквозное напряжение резко снижает нагрузку на внутренние насосы заряда.

Эксперименты также затронули вопросы хранения данных и циклов перезаписи. И вот здесь начинаются проблемы. В плоской конфигурации сегнетоэлектрические ячейки показали большую емкость и возможность программирования на пять уровней, однако их выносливость оказалась скромной. Конфигурация класса PLC выдерживает всего несколько сотен циклов, а аналог QLC — около тысячи, как при комнатной температуре, так и при 85 °C. Этого катастрофически мало для реального использования.

Авторы отмечают, что для создания полноценного 3D-массива потребуется доработать схемы блокировки программирования и генерации отрицательного напряжения. Кроме того, поведение оксидного канала под воздействием высоких температур остается ключевым вопросом для дальнейших исследований.

На данный момент нет никаких признаков того, что Samsung планирует выпускать какие-либо продукты на основе этой технологии. Скорее, это исследование нужно рассматривать как фундаментальную научную работу, которая еще сама требует дальнейшего развития. Технология может стать основой для будущих поколений NAND-памяти, но сейчас она находится очень далеко от коммерческой реализации.